在近期举办的全球计算架构与芯片设计领域顶级盛会上，英特尔公布了其最新的Intel 18A-P制程技术细节，引发业界广泛关注。这一技术基于量产芯片的直接测试，在0.5V工作电压下实现了30%的频率提升，标志着英特尔在先进制程领域迈出了重要一步。
与前代18A制程相比，18A-P通过多项创新技术实现了性能的显著提升。其中包括RibbonFET全环绕栅极（GAA）晶体管、背面供电、Power Boost技术以及新增金属层等。这些改进使得18A-P在相同功耗下性能提升超过9%，而在相同性能下功耗降低超过18%。英特尔与Futurum Research Group的合作研究显示，18A-P针对不同电压区间进行了优化，低电压下侧重能效提升，高电压下则释放频率潜力。
在具体技术实现上，RibbonFET晶体管通过四个方向包围沟道的设计，使英特尔能够更精确地控制阈值电压。背面供电技术则将供电路径从晶圆背面引入，减少了芯片正面金属互连中的供电拥塞和IR压降，从而降低了电压损失。英特尔Fellow Eric Fetzer指出，背面供电技术在高电压下尤其有效，而GAA晶体管在低电压环境中表现优异，两者结合可同时提升高低电压场景下的性能。
英特尔此前已展示18A背面供电技术对核心频率的提升效果，在1.1V和0.95V电压下分别实现了5%和7.5%的频率提升。18A-P进一步扩展了RibbonFET产品组合，提供针对不同设计目标优化的器件选项。例如，W1和W1.5面向低功耗和低电容设计，W3P则面向高性能设计，并结合Power Boost技术实现约10%的运行速度提升。与18A相比，18A-P还将NMOS器件外部电阻降低20%，PMOS器件降低12%，同时在相同电容条件下提供更高电流和更高频率。
在散热方面，18A-P延续并改进了18A引入的技术。通过材料改进和EDA驱动的热设计方案，键合堆栈的热导率提升50%，整个堆栈的热阻改善约20%至40%。为降低互连延迟和布线拥塞，英特尔在金属层堆栈顶部增加两层粗金属层，这些低电阻互连可降低RC延迟，并在1.1V和0.65V电压下分别带来约3%和2%的频率提升，同时降低约2%的功耗。
英特尔还在研发钌互连和三维逻辑堆叠等后续技术。采用减法式钌互连并结合空气隙后，互连电容相比铜可降低约35%。未来的逻辑堆叠技术则计划将不同逻辑层沿垂直方向堆叠，使信号通过更短的垂直路径传输。这些技术有望进一步提升芯片性能和能效。
新一代数据中心处理器Diamond Rapids将成为率先采用18A-P的产品之一。英特尔表示，相关技术积累始于上一代Xeon 6+“Clearwater Forest”，其E-Core积累的能效优势将进一步应用到Diamond Rapids的P-Core设计中。Diamond Rapids最多将配备256个核心，核心数量达到上一代产品的两倍。为应对内存带宽压力，英特尔将I/O区域移动至封装中央，使各个核心能够获得更加均衡的内存访问，这一设计主要面向AI规模计算负载。
Eric Fetzer表示，Diamond Rapids将利用18A-P的制程优势，同时提升核心数量和单核心性能，并通过架构更新为大量核心提供所需的数据供给能力。英特尔计划于2027年推出Diamond Rapids至强和Nova Lake酷睿处理器，这两款产品将成为率先采用GAA晶体管结合背面供电技术的产品，为未来多代产品提升单核心性能奠定基础。
